闂傚倸鍊搁崐宄懊归崶顒€违闁逞屽墴閺屾稓鈧綆鍋呭畷宀勬煛瀹€鈧崰鏍€佸☉妯峰牚闁告劗鍋撳В澶嬩繆閻愵亜鈧垿宕曟繝姘闁跨噦鎷� (0) +1 闂傚倸鍊峰ù鍥х暦閸偅鍙忕€广儱鎷嬮崥瀣煕閳╁喚娈㈠ù纭锋嫹 (0) +1 闂傚倸鍊搁崐鎼佸磹閹间降鍋戦悗娑欋缚椤╂煡鏌i幋锝嗩棄缂佺媭鍨堕弻銊╂偆閸屾稑顏� (0) +1
闂傚倸鍊搁崐宄懊归崶顒€违闁逞屽墴閺屾稓鈧綆鍋呭畷宀勬煛瀹€鈧崰鏍€佸☉妯峰牚闁告劗鍋撳В澶嬩繆閻愵亜鈧垿宕曢弻銉ュ瀭闁秆勵殔閽冪喖鏌i弮鍥モ偓鈧柛瀣尭閳藉鈻嶉褌绨奸柟渚垮姂瀹曟儼顦柡鈧懞銉d簻闁哄洨鍋為ˉ鐐烘倵濮樼偓瀚�闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢妶鍡椾粡濡炪倖鍔х粻鎴犲閸ф鐓曢柟閭﹀灱閸ゅ鏌ら弶鎸庡仴闁哄本绋戦埥澶娾枎閹邦喚鈻忕紓鍌氬€风拋鏌ュ疾閻樿钃熼柣鏃傗拡閺佸秵绻濇繝鍌氭灓闁哄棭鍘奸—鍐Χ閸愩劌濮烽梺鐟板殩閹凤拷>>

正在阅读:台积电7nm EUV芯片流片成功 5nm芯片明年出样台积电7nm EUV芯片流片成功 5nm芯片明年出样

2018-10-11 00:15 出处:PConline原创 作者:贾晓边 责任编辑:lizhuohong

  【PConline 资讯】近日,全球最大的芯片代工厂台积电宣布了两个消息,其一是是首次使用7nm EUV工艺完成了客户芯片的流片工作,二是5nm工艺将在2019年4月开始试产。

  台积电是目前全球最大的芯片代工厂,主要客户包括了苹果、华为、AMD、NVIDIA以及高通等大家耳熟能详的科技巨头。目前台积电已经大规模量产了第一代7NM工艺(CLN7FF/N7),主要产品为苹果的A12芯片和华为的麒麟980芯片,但第一代7nm仍在使用传统的深紫外光刻(DUV)技术。

  近日台积电宣布成功量产的7nm工艺则是CLNFF+/N7+,不过仅限四个非关键层,以降低风险、加速投产,也借此熟练掌握ASML的新式光刻机Twinscan NXE,台积电宣称这能将晶体管密度提升20%,同等频率下功耗可降低6-12%。

  7nm之后,便是是5nm(CLN5FF/N5),将在多达14个层上应用EUV,首次全面普及,号称可比初代7nm工艺晶体管密度提升80%从而将芯片面积缩小45%,还可以同功耗频率提升15%,同频功耗降低20%。

  2019年4月,台积电的5nm EUV工艺将开始风险性试产,量产需要等到2020年第二季度开始。

  台积电5nm工艺的EDA设计工具将在今年11月提供,因此部分客户应该已经开始基于新工艺开发芯片了,不过随着半导体工艺越来越复杂,开发相应芯片也越来越费钱,目前估计平均得花费1.5亿美元,5nm时代可能要2-2.5亿美元。

  想到Intel前几日发布的9代酷睿依然采用14nm工艺,即使台积电的工艺有水分,但毫无疑问也领先Intel不少了,而且领先的幅度可能越来越大。

为您推荐

IT热词
热门排行

DIY论坛帖子排行

最高点击 最高回复 最新
最新资讯离线随时看 聊天吐槽赢奖品
闂傚倸鍊搁崐椋庣矆娴h櫣绀婂┑鐘插€寸紓姘辨喐閺冨牄鈧線寮介鐐茶€垮┑锛勫仧缁垶寮悩缁樷拺闂侇偆鍋涢懟顖涙櫠閹绢喗鐓欐い鏃€顑欏ḿ鎰版煙瀹勭増鍤囩€规洏鍔嶇换婵嬪磼濞嗘劖鈻曟繝鐢靛Х椤h棄危閸涙潙纾婚柟鎹愵嚙缁狀垶鏌ㄩ悤鍌涘闂傚倸鍊搁崐鐑芥倿閿曞倸绠栭柛顐f礀绾惧潡鏌熼幆鐗堫棄缁惧墽绮换娑㈠箣濞嗗繒浠奸梺鍝勫閸庣敻骞冨鈧幃娆撳级閸喚褰戝┑鐐茬摠缁秶鍒掗幘璇茶摕婵炴垯鍩勯弫鍐煥濠靛棙顥犳い锔哄劦濮婃椽宕ㄦ繝鍐炬闂佺懓鍤栭幏锟�