|
【PConline 评测】早在去年9月分，Intel 旗舰级CPU Haswell-E和X99芯片发布就宣告内存进入DDR4时代。而今年Intel新一代14nm Skylake架构处理器连同100系列主板一同亮相，让DDR4内存真正从幕后走前台前。内存，从DDR、DDR2、再到DDR3，每次更新换代都会给硬件发展史划上浓墨重彩的一笔。当然，从DDR3到DDR4，相信同样不会例外。 不过，有一种论调很快在DIY圈子里传开，“同频DDR3 对比DDR4，DDR4内存性能反而处于下风”。理论上讲，按摩尔定律新一类的产品应该是技术越来越好，性能越来越强。从单技术层面来看，内存技术标准的制造者JEDEC即固态技术协会就在DDR4内存上采用许多优于DDR3内存技术。那到底DDR3与DDR4内存性能差异如何？今天我们就来探究一下这个问题。
DDR4 内存所带来新变化： （1）数据预存机制16bit（架构与设计）
增加“数据预存“取值是内存性能提升的主要手段，从DDR的2bit到DDR2的4bit再到DDR3的8bit。但工程师们发现到DDR4时代，数据的预取数增加难度越来越大，DDR4直接上16bit并不容易。因此，在DDR4内存上采用了GDDR5的Bank Group设计。 实际上，内存是一个自带运输能力的仓库，要建立一个高速运转的仓库，有两点要求：一、仓库本身将货物从库房中存取的速度要足够快；二、这些货物可以很快地运输到外部。类似于大电商的物流中转站。以DDR3-1600为例，使用8bit 预存机制，相当于库房内部的一次可以存取8件货物，但它搬运机器效率很高，每秒可执行200次任务（即内存内部时钟频率为200MHz），因此仓库内部每秒总存取货物数量就达到8x200=1600件。不过，这也要求仓库外部也具备相应的能力。虽然它一次只能存取2件货物，但它每秒可以执行800次任务（即内存I/O总线时钟频率为800MHz），其货物存取总量也是1600件。这样整个仓库内外效率是一致的。 如果想要再提升货物的存取数量，除了工提作频率外，提升预取数也是可行的方法。然而DDR4内存由于设计复杂，存在发热量大等问题，很难再提升预存数。JEDEC采用一个取巧的设计，将这个仓库分为两个小仓库（最多可分四个），并为每个仓库配备独立的内部和运输工具，这就是所谓的Bank Group。显然采用这样的设计之后，就相当于将预存取数提升至2个8bit，也就是相当于16bit，货物预存取数量将翻倍。不过与之而来的代价是内存内部设计上复杂性增加，造成内存延迟增加，实际性能提升幅度不会达到理论数值。 我们知道延迟过大，可能造成内存性能不升反降。举例来说，假设DDR3-1600执行一条存取命令需要0.5秒，那么完全1600件货物存取任务的总消耗时间是1+0.5秒，每秒实际货物存取数量约为1600/1.5=1066件。如果DDR4 1600内存，可能准备时间达到1+2.5秒，尽管它16bit，每秒可存3200件，但每秒实际存取数量3200/3.5=914件，因此得出结论是，同频情况下，DDR4未必能胜DDR3，主要是跟DDR4提高的延迟有关。 （2）频率：最高达4266MHz 如果你真认为DDR4不如DDR3，那就错了。因为DDR4出身就比较”高贵“，虽然延迟比DDR3要高，但它并不想在同频上与DDR3相较量。DDR4内存采用了全新的点对点总线技术，可以尽可能多地使用内存位宽资源，并且能够支持更高的内存频率。DDR4起步频率就高达2133MHz，最高则是4266 MHz。更大的16bit预取+更高频率，完全能抵冲掉高延迟对性能影响。 （3）电压：1.2/1.35V电压带来更低功耗
DDR4内存采用了TCSE温度补偿自刷新技术TCAR（temperature Compensated Auto Refresh)，主要用于降低存储芯片在自刷新时消耗的功率。另外，DBI（Data Bus Inversion)数据总线倒置，用于降低VDDQ电流。这些技术能够降低DDR4内存的功耗。 当然作为新一代内存，降低功耗最直接的方法更新的颗粒制程以及更低的电压。DDR4运行电压则会进一步降低至1.2V，甚至还可能会有1.1V/1.05V的超低压节能版。就连DDR4-3000以上频率工作电压也仅有1.35V。对比DDR3，起步电压就达到1.5V，像DDR3-2133及以上高频必须得上1.65V或更高。 （4）容量：最大128GB DS（3-Dimensional Stack，三维堆叠）技术是DDR4内存中最关键的技术之一，它用来增大单颗芯片的容量。在使用了3DS堆叠封装技术后，单条内存的容量最大可以达到目前产品的8倍之多。举例来说，目前常见的大容量内存单条容量为8GB（单颗芯片512MB，共16颗），而DDR4则完全可以达到64GB，甚至128GB。 什么是DS（3-Dimensional Stack，三维堆叠）技术 3DS技术最初由美光提出的,它类似于传统的堆叠封装技术，比如手机芯片中的处理器和存储器很多都采用堆叠焊接在主板上以减少体积—堆叠焊接和堆叠封装的差别在于，一个在芯片封装完成后、在PCB板上堆叠；另一个是在芯片封装之前，在芯片内部堆叠。在散热和工艺允许的情况下，堆叠封装能够大大降低芯片面积，对产品的小型化是非常有帮助的。在DDR4上，堆叠封装主要用TSV硅穿孔的形式来实现。 （5）外观：金手指位置变化
DDR4的金手指发生明显的改变，不再是笔直的内存条，而是弯曲的。考虑到平直的内存金手指拔插不方便的问题，DDR4将内存金手指改成中间稍突出、边缘收矮的形状。在中央的高点和两端的低点以平滑曲线过渡。这样的设计既可以保证DDR4内存的金手指和内存插槽触点有足够的接触面，信号传输确保信号稳定的同时，让中间凸起的部分和内存插槽产生足够的摩擦力稳定内存。 针对网友提出的疑问，小编将在这里集中解答 1、5楼网友“Hao18684929235”的留言 2、13楼网友“广东省广州市网友”的留言
|
正在阅读：DDR3与DDR4对比性能测试：一个时代的较量DDR3与DDR4对比性能测试：一个时代的较量
2015-09-02 00:15
出处：PConline原创
责任编辑：chenzhangwu
键盘也能翻页，试试“← →”键
| 本文导航 | ||
|
