正在阅读：新卡皇登基！AMD巅峰之作HD6990首发评测新卡皇登基！AMD巅峰之作HD6990首发评测

流处理单元更少性能更强？HD6990架构介绍

　　相信大家不禁发出一个疑问，就是为何流处理器单元更少的HD6990在性能上会比HD5870强？这就回归到核心架构的研发上，也就是VLIW4与VLIW5的区别。VLIW4(超长指令字，Very long instruction word)架构指的是一种被设计为可以利用指令级并行(ILP)优势的体系结构。一个按照顺序执行指令的非超标量处理器不能充分利用处理器的资源，有可能导致低性能。

　　在当年像素和顶点着色器独立的时代，Radeon显卡核心的顶点着色器选择了VILW5设计并取得了良好的效果。在HD2000系列开启的统一着色架构时代，又一次使用了VLIW5架构。由通用计算已经开始大行其道的时代发展到DX11时期，在实际游戏运算中，VLIW5架构的五个处理槽中平均只能用到3.4个，也就是在游戏里会有一个部分浪费了。

　　显然，沿用DX9思路的VLIW5设计已经过时，它太宽了，必须缩短流处理器单元(SPU)，重新设计流处理单元(SP)布局。AMD意识到VLIW5架构已经不适合继续发展，必须面向未来准备一种新的高效率架构，不但要提高平均使用率(大于3.4个)，还需要适应并行计算负载，结果就是转向VLIW4。

　　VLIW4相比于VLIW5最特殊的地方就是去掉了体积最大、可同时处理普通整数/浮点操作和超越操作的第五个SP单元，或者说特殊功能单元(SFU)。这就意味着，每个SPU可以一次性处理的普通整数/浮点操作数从五个减少到四个，同时还可以将三个SP合并起来处理一个超越操作，这样能有效地提升了GPU运算效率。

　　渲染器后端(相当于NVIDIA显卡的ROP光栅处理单元)负责抗锯齿及像素输出等方面的工作，与HD6900单芯显卡一样的是，HD6990的渲染器后端依然支持整合写入操作，具备16-bit的整合操作和32bit的浮点操作。

　　GPU计算增强包括异步分配，多个计算内核同步执行/每个内核拥有自己的命令队列和受保护虚拟寻址域，两个双向DMA引擎、着色器读取操作合并、LDS直接拾取、改进的流控制、更快的双精度操作。